# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-083953

(43)Date of publication of application: 22.03.2002

(51)Int.CI.

H01L 27/15 H01L 31/02 H01L 31/12

H01S 5/022

(21)Application number: 2001-197802

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

29.06.2001

(72)Inventor: KONDO TAKAYUKI

SHIMODA TATSUYA

(30)Priority

Priority number: 2000199984

Priority date: 30.06.2000


Priority country: JP

### (54) FINE STRUCTURE FOR MOUNTING AND OPTICAL TRANSMITTER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a fine structure for mounting a compound semiconductor element such as surface emitting laser element with high positional precision by fitting it to the recess part of the upper surface of a substrate by gravity.

SOLUTION: A surface emitting laser element 2 is formed on the upper surface of an Si block 1 formed precisely in the same form as that of the recess part of the upper surface of the substrate by Si an isotropic etching. In the case of the surface emitting laser, since a problem such as grid mismatching, etc., is generated when an epitaxial layer is grown on an Si substrate, the epitaxial layer 14 is grown on the substrate of a Gas substrate 11, e.g. it is joined onto the Si substrate upside down to form the element 2 and then the block 1 is formed and divided by Si anisotropic etching. In the block 1, an individual element can be formed but in order to drive it individually from the compound semiconductor element, a high resistance layer 23 and a current blocking layer



24 are interposed in the intermediate parts 22 of both of them. When an electrode is provided on the upper surface of the substrate 17, prober inspection is easy.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-83953 (P2002-83953A)

(43)公開日 平成14年3月22日(2002.3.22)

| (51) Int.Cl. <sup>7</sup> | 識別記号                       | FΙ                  | テーマコート*(参考)     |
|---------------------------|----------------------------|---------------------|-----------------|
| H01L 27/15                |                            | H01L 27/15          | H 5F073         |
|                           |                            |                     | D 5F088         |
|                           |                            |                     | T 5F089         |
| 31/02                     |                            | 31/12               | A               |
| 31/12                     |                            | H01S 5/022          |                 |
| _                         | 審查                         | f水 未請求 請求項の数26 OL   | (全 13 頁) 最終頁に続く |
| (21)出願番号                  | 特願2001-197802(P2001-197802 | ) (71)出顧人 000002369 |                 |

(22)出廣日 平成13年6月29日(2001.6.29)

(31)優先権主張番号 特願2000-199984(P2000-199984)

(32)優先日 平成12年6月30日(2000.6.30)

(33)優先権主張国 日本 (JP) セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 近藤 貴幸

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(72)発明者 下田 達也

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(74)代理人 100089037

弁理士 渡邊 隆 (外2名)


最終頁に続く

#### (54) 【発明の名称】 実装用微小構造体および光伝送装置

#### (57) 【要約】

【課題】基板上面の凹部に重力で嵌合し、面発光レーザ 素子等の化合物半導体素子を髙位置精度に実装するため の実装用微小構造体を提供する。

【解決手段】Si異方性エッチングにより基板上面の凹 部と同形態に髙精度に形成されたSi製ブロック1の上 面に面発光レーザ素子2を形成する。面発光レーザの場 合、エピタキシャル層をSi基板上で成長させると、格 子不整合等の問題が生じるため、例えばG a A s 基板1 1基板上にエピタキシャル層14を成長させ、それを逆 向きにしてSi基板17上に接合し、面発光レーザ素子 2を成形してから、異方性エッチングにより Si製ブロ ック1を成形・分割する。Si製プロック1には個別の 素子を形成してもよいが、化合物半導体素子と個別に駆 動するために、両者の中間層22に高抵抗層23や電流 阻止層24などを介装する。電極をSi基板17の上面 に設けるとプローバ検査し易い。



#### 【特許請求の範囲】

【請求項1】 流体に混入されてスラリをなし、このス ラリを基体の上面で流動させることにより、当該基体の 上面の所定の部位に形成された凹部に嵌合して実装され る実装用微小構造体であって、前記基体上面の凹部に嵌 合する形態のSi製ブロックと、このブロックの上面に 形成された化合物半導体素子とを備えたことを特徴とす る実装用微小構造体。

【請求項2】 前記Si製ブロックと化合物半導体素子 とする請求項1に記載の実装用微小構造体。

【請求項3】 前記Si製ブロックと化合物半導体素子 とをInP-Si直接接合で接合したことを特徴とする 請求項1に記載の実装用微小構造体。

【請求項4】 前記Si製プロックと化合物半導体素子 とをGaAs-Si直接接合で接合したことを特徴とす る請求項1に記載の実装用微小構造体。

【請求項5】 前記Si製ブロックと化合物半導体素子 とを金属膜を介して接合したことを特徴とする請求項1 に記載の実装用微小構造体。

【請求項6】 前記Si製ブロックと化合物半導体素子 とを半田を介して接合したことを特徴とする請求項1に 記載の実装用微小構造体。

【請求項7】 前記Si製ブロックと化合物半導体素子 とを樹脂を介して接合したことを特徴とする請求項1に 記載の実装用微小構造体。

【請求項8】 前記Si製プロックと化合物半導体素子 とをSiO2膜を介して接合したことを特徴とする請求 項1に記載の実装用微小構造体。

とをSiO<sub>2</sub>膜とAlGaAs層を介して接合したこと を特徴とする請求項1に記載の実装用微小構造体。

【請求項10】 前記化合物半導体素子を、一つのSi 製ブロックに対して複数形成したことを特徴とする請求 項1乃至9の何れかに記載の実装用微小構造体。

【請求項11】 前記Si製プロック自体に、個別の素 子を形成したことを特徴とする請求項1乃至10の何れ かに記載の実装用微小構造体。

【請求項12】 前記Si製ブロック自体に形成された 個別の素子は、前記化合物半導体素子と互いに重合又は 40 対向する位置に配置されていることを特徴とする請求項 11に記載の実装用微小構造体。

【請求項13】 前記Si製ブロック自体に形成された 個別の素子は、前記化合物半導体素子と互いにずれた位 置に配置されていることを特徴とする請求項11に記載 の実装用微小構造体。

【請求項14】 前記化合物半導体素子用の全ての電極 を、前記Si製ブロックの上面に形成したことを特徴と する請求項1乃至13の何れかに記載の実装用微小構造 体。

【請求項15】 前記化合物半導体素子用の何れかの電 極を、前記Si製ブロック用の電極と共通化したことを 特徴とする請求項1乃至13の何れかに記載の実装用微 小構造体。

【請求項16】 前記Si製ブロックの上面に形成され た化合物半導体素子用の電極と当該Si製ブロックとの 間に、抵抗値が1×10<sup>4</sup> Ω以上の高抵抗層を設けたこ とを特徴とする請求項15に記載の実装用微小構造体。

【請求項17】 前記高抵抗層を化合物半導体で構成し とを化合物半導体-Si直接接合で接合したことを特徴 10 たことを特徴とする請求項16に記載の実装用微小構造

> 【請求項18】 前記高抵抗層を、CrとOがドープさ れた化合物半導体で構成したことを特徴とする請求項1 6に記載の実装用微小構造体。

> 【請求項19】 前記高抵抗層を酸化物で構成したこと を特徴とする請求項16に記載の実装用微小構造体。

> 【請求項20】 前記高抵抗層を窒化物で構成したこと を特徴とする請求項16に記載の実装用微小構造体。

【請求項21】 前記高抵抗層を樹脂で構成したことを 20 特徴とする請求項16に記載の実装用微小構造体。

【請求項22】 前記Si製ブロックの上面に形成され た化合物半導体素子用の電極と当該Si製ブロックとの 間に、PN接合による電流阻止層を設けたことを特徴と する請求項15に記載の実装用微小構造体。

【請求項23】 P型半導体及びN型半導体の層をPN P又はNPNの順に積層して、前記電流阻止層を構成し たことを特徴とする請求項22に記載の実装用微小構造 体。

【請求項24】 前記電流阻止層を構成するP型半導体 【請求項9】 前記Si製ブロックと化合物半導体素子 30 又はN型半導体として、前記Si製ブロック直近のコン タクト層を用いることを特徴とする請求項23に記載の 実装用微小構造体。

> 【請求項25】 発光素子を含む請求項1乃至24の何 れかに記載の実装用微小構造体が凹部内に実装された基 体と、受光素子を含む請求項1乃至24の何れかに記載 の実装用微小構造体が凹部内に実装された基体とが、前 記発光素子と前記受光素子とが互いに対向するように積 層されてなることを特徴とする光伝送装置。

【請求項26】 発光素子を含む請求項1乃至24の何 れかに記載の実装用微小構造体が凹部内に実装された基 体からなる発光部と、受光素子を含む請求項1乃至24 の何れかに記載の実装用微小構造体が凹部内に実装され た基体からなる受光部とを有することを特徴とする光伝

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、素子を基体 (基 板)に実装するときに用いられる実装用微小構造体に関 し、例えばワンチップコンピュータのように、積層した 50 I Cチップ間での光インターコネクション装置に好適な

3

ものである。

### [0002]

【従来の技術】コンピュータの更なる髙速化を図るた め、CPUやDRAM等のICチップを積層し、チップ 間のデータのやりとりを光信号で行うワンチップコンピ ュータが考えられている。このようなワンチップコンピ ュータの光インターコネクション装置は、例えば或るI Cチップの発光素子と、他のICチップの受光素子とが 対向するようにして各ICチップを積層すれば、一方の 発光素子の発光を他のICチップで直接的に受光するこ とができる。従って、この光にデータを乗せれば、IC チップ間でデータの伝送を高速に行うことができる。ま た、受光素子が設けられたICチップを更に積層すれ ば、一つの発光素子の信号を複数の受光素子で受光する ことができる、つまり一つのICチップのデータを同時 に複数の他のICチップに伝送することができるため、 非常に高速な光バスを形成することもできる。なお、こ のような積層 I Cチップ間の光インターコネクション装 置の発光素子としては、出射口の口径が小さい垂直共振 器型面発光レーザ素子が最適である。

【0003】一方、例えばUnited States Patent 59045 45に記載される素子実装技術がある。この素子実装技術 は、図10に示すように、例えば基板やフィルム等の基 体Cの上面に所定の形状の凹部Aを形成しておき、実装 すべき素子を、この凹部に嵌合する形態の微小構造体B に成形し、この微小構造体Bを所定の流体に混入してス ラリを作り、このスラリを、前記基体Cの上面上で流動 すると、前記凹部Aと同じ形態の微小構造体Bからなる 素子が当該凹部Aに重力によって嵌合して、実装される ものである。この従来技術でも、例えばGaAsから構 成される面発光レーザ素子を、前記凹部に嵌合する形態 の微小構造体に成形し、前記実装技術によって、当該面 発光レーザ素子を実装することが開示されている。な お、前記基体はSiで形成されており、当該基体の上面 の凹部は、Si異方性エッチングによって形成されてい る。

#### [0004]

【発明が解決しようとする課題】ところで、周知のよう に、Si異方性エッチングは、形成する形態の精度が極 めて高い。つまり、前記基体の上面に形成される凹部の 形態は、非常に精度がよい。しかし、前記面発光レーザ 素子に代表される化合物半導体では、異方性エッチング を施しても、さほど形態の精度が高くない。つまり、異 方性エッチングで形成される化合物半導体の微小構造体 は、形態精度に劣る。従って、如何に基体上面の凹部の 形態精度が高くても、化合物半導体の微小構造体の形態 精度が低くては、素子として実装する位置精度が低くな ってしまう。

【0005】本発明は前記諸問題を解決すべく開発され

小構造体を提供することを目的とするものである。 [0006]

【課題を解決するための手段】上記諸問題を解決するた め、本発明のうち請求項1に係る実装用微小構造体は、 流体に混入されてスラリをなし、このスラリを基体の上 面で流動させることにより、当該基体の上面の所定の部 位に形成された凹部に嵌合して実装される実装用微小構 造体であって、前記基体上面の凹部に嵌合する形態のS i 製プロックと、このプロックの上面に形成された化合 物半導体素子とを備えたことを特徴とするものである。 【0007】また、本発明のうち請求項2に係る実装用 微小構造体は、前記請求項1の発明において、前記Si 製プロックと化合物半導体素子とを化合物半導体-Si 直接接合で接合したことを特徴とするものである。ま た、本発明のうち請求項3に係る実装用微小構造体は、 前記請求項1の発明において、前記Si製ブロックと化 合物半導体素子とをInP-Si直接接合で接合したこ とを特徴とするものである。また、本発明のうち請求項 4に係る実装用微小構造体は、前記請求項1の発明にお 20 いて、前記Si製ブロックと化合物半導体素子とをGa As-Si直接接合で接合したことを特徴とするもので

【0008】また、本発明のうち請求項5に係る実装用 微小構造体は、前記請求項1の発明において、前記Si 製ブロックと化合物半導体素子とを金属膜を介して接合 したことを特徴とするものである。また、本発明のうち 請求項6に係る実装用微小構造体は、前記請求項1の発 明において、前記Si製ブロックと化合物半導体素子と を半田を介して接合したことを特徴とするものである。 30 また、本発明のうち請求項7に係る実装用微小構造体 は、前記請求項1の発明において、前記Si製ブロック と化合物半導体素子とを樹脂を介して接合したことを特 徴とするものである。また、本発明のうち請求項8に係 る実装用微小構造体は、前記請求項1の発明において、 前記Si製プロックと化合物半導体素子とをSiOo膜 を介して接合したことを特徴とするものである。また、 本発明のうち請求項9に係る実装用微小構造体は、前記 請求項1の発明において、前記Si製ブロックと化合物 半導体素子とをSiO2膜とAlGaAs層を介して接 40 合したことを特徴とするものである。

【0009】また、本発明のうち請求項10に係る実装 用微小構造体は、前記請求項1乃至9の発明において、 前記化合物半導体素子を、一つのSi製プロックに対し て複数形成したことを特徴とするものである。また、本 発明のうち請求項11に係る実装用微小構造体は、前記 請求項1乃至10の発明において、前記Si製ブロック 自体に、個別の素子を形成したことを特徴とするもので ある。

【0010】また、本発明のうち請求項12に係る実装 たものであり、素子実装位置精度が極めて高い実装用微 50 用微小構造体は、前記請求項11の発明において、前記

Si製ブロック自体に形成された個別の素子は、前記化 合物半導体素子と互いに重合又は対向する位置に配置さ れていることを特徴とするものである。また、本発明の うち請求項13に係る実装用微小構造体は、前記請求項 11の発明において、前記Si製ブロック自体に形成さ れた個別の素子は、前記化合物半導体素子と互いにずれ た位置に配置されていることを特徴とするものである。

【0011】また、本発明のうち請求項14に係る実装 用微小構造体は、前記請求項1乃至13の発明におい て、前記化合物半導体素子用の全ての電極を、前記Si 製プロックの上面に形成したことを特徴とするものであ る。また、本発明のうち請求項15に係る実装用微小構 造体は、前記請求項1乃至13の発明において、前記化 合物半導体素子用の何れかの電極を、前記Si製ブロッ ク用の電極と共通化したことを特徴とするものである。

【0012】また、本発明のうち請求項16に係る実装 用微小構造体は、前記請求項15の発明において、前記 Si製ブロックの上面に形成された化合物半導体素子用 の電極と当該Si製ブロックとの間に、抵抗値が1×1 04 Ω以上の髙抵抗層を設けたことを特徴とするもので ある。また、本発明のうち請求項17に係る実装用微小 構造体は、前記請求項16の発明において、前記高抵抗 層を化合物半導体で構成したことを特徴とするものであ

【0013】また、本発明のうち請求項18に係る実装 用微小構造体は、前記請求項16の発明において、前記 高抵抗層を、CrとOがドープされた化合物半導体で構 成したことを特徴とするものである。また、本発明のう ち請求項19に係る実装用微小構造体は、前記請求項1 6の発明において、前記高抵抗層を酸化物で構成したこ とを特徴とするものである。

【0014】また、本発明のうち請求項20に係る実装 用微小構造体は、前記請求項16の発明において、前記 髙抵抗層を窒化物で構成したことを特徴とするものであ る。また、本発明のうち請求項21に係る実装用微小構 造体は、前記請求項16の発明において、前記高抵抗層 を樹脂で構成したことを特徴とするものである。また、 本発明のうち請求項22に係る実装用微小構造体は、前 記請求項15の発明において、前記Si製ブロックの上 面に形成された化合物半導体素子用の電極と当該Si製 ブロックとの間に、PN接合による電流阻止層を設けた ことを特徴とするものである。

【0015】また、本発明のうち請求項23に係る実装 用微小構造体は、前記請求項22の発明において、P型 半導体及びN型半導体の層をPNP又はNPNの順に積 層して、前記電流阻止層を構成したことを特徴とするも のである。また、本発明のうち請求項24に係る実装用 微小構造体は、前記請求項23の発明において、前記電 流阻止層を構成するP型半導体又はN型半導体として、

特徴とするものである。

【0016】本発明の請求項25に記載の光伝送装置 は、発光素子を含む請求項1乃至24の何れかに記載の 実装用微小構造体が凹部内に実装された基体と、受光素 子を含む請求項1乃至24の何れかに記載の実装用微小 構造体が凹部内に実装された基体とが、前記発光素子と 前記受光素子とが互いに対向するように積層されてなる ことを特徴とするものである。また本発明の請求項26 に記載の光伝送装置は、発光素子を含む請求項1乃至2 4の何れかに記載の実装用微小構造体が凹部内に実装さ れた基体からなる発光部と、受光素子を含む請求項1乃 至24の何れかに記載の実装用微小構造体が凹部内に実 装された基体からなる受光部とを有することを特徴とす るものである。

#### [0017]

【発明の実施の形態】以下、本発明の実施の形態につい て説明する。図1は、本実施形態の実装用微小構造体の 第1実施形態を示す製造工程の説明図であり、同図1 i が実装用微小構造体としての完成状態を示す。この実施 20 形態は、前記従来の素子実装技術に用いられるものであ り、前記基板等の基体の上面の凹部に嵌合するSi製ブ ロック1の上面に、化合物半導体素子として面発光レー ザ素子2を形成したものである。なお、Si製ブロック 1と面発光レーザ素子2との接合には、後述するような InP-Si直接接合を用いている。

【0018】この実施形態では、まず図1aに示すよう に、n型GaAs基板11上にエッチングストップ層1 2を形成し、その上にnコンタクト層13を形成し、そ の上に面発光レーザエピタキシャル層14を形成し、そ の上に p コンタクト層 15を形成し、その上に In P層 16を形成する。前記エッチングストップ層12には、 例えばA1組成の高いA1GaAs層か、A1As層が 用いられる。前記nコンタクト層13及びpコンタクト 層15は、何れも後述する各電極とオーミック接触可能 な材質であることが必要であり、AlGaAs系材料の 場合、例えば10<sup>18</sup>cm<sup>-3</sup>以上の高濃度の不純物がドー プされたGaAsが用いられる。

【0019】前記面発光レーザエピタキシャル層14 は、前記nコンタクト層13の上に形成された25ペア の上部分布反射型多層膜ミラー(以下、単に上部DBR ミラーとも記す)、その上に形成された量子井戸活性 層、その上に形成された30ペアの下部分布反射型多層 膜ミラー (以下、単に下部DBRミラーとも記す) が積 層されて構成されている。前記上部DBRミラーは、A 10.15 Ga0.85 AsとAlAsとを交互に積層し、Se をドープして形成される。従って、上部DBRミラーは n型である。前記量子井戸活性層は、厚さ3 nmのGa Asウエル層と、厚さ3nmのAl<sub>0.3</sub> Ga<sub>0.7</sub> Asバ リア層からなり、前記ウエル層を3層備えて形成され 前記Si製プロック直近のコンタクト層を用いることを 50 る。また、前記下部DBRミラーは、Al $_{0.\,15}$ Ga $_{0.\,85}$ 

As と $Al_{0.9}Ga_{0.1}$  As とを交互に積層し、Zn をドープして形成される。従って、下部DBRミラーはp 型である。

【0020】前記各層は、有機金属気相成長(MOVPE: Metal-Organic Vaper Phase Epitaxy)法でエピタキシャル成長させることができる。このとき、例えば成長温度を700℃、成長圧力を2×10<sup>4</sup> Paとし、InPが必要な本実施形態では、III 族原料としてTMGa(トリメチルガリウム)、TMA1(トリメチルアルミニウム)とTMI(トリメチルインジウム)を用い、V族原料としてAsH3とPH3(ホスフィン)を用いる。また、前記n型ドーパメントにはH2Se、p型ドーパメントにはDEZn(ジメチル亜鉛)を用いることができる。

【0021】前記上部DBRミラーはn型、下部DBRミラーはp型であるので、不純物がドープされていない量子井戸活性層との構成で、pinダイオードが形成される。このpinダイオードに順方向の電圧を印加すると、量子井戸活性層において、電子と正孔との再結合が起こり、再結合発光が生じる。そこで生じた光が上部DBRミラーと下部DBRミラーとの間を往復する際、誘導放出が起こり、光の強度が増幅される。これにより、光利得が光損失を上回るとレーザ発振が起こり、面発光レーザのエピタキシャル層面に対して垂直方向、図面では上下方向にレーザ光が出射されるのである。

【0022】この実施形態では、後述するように、化合物半導体である面発光レーザエピタキシャル層14を、エピタキシャル成長し易いGaAs基板11上に形成し、これをSi製ブロック1用の個別のSi基板17に貼付ける。これは、Si基板上に直接化合物半導体をエピタキシーする際に生じる多くの問題、例えば格子不整合や熱膨張係数の不一致による歪み等を回避して、良好なエピタキシャル層を得るためである。

【0023】次に、図1bに示すように、前記図1aの面発光レーザエピタキシャル層14を逆向きにして、個別に用意した酸化膜除去済みSi基板17に重ね合わせ、前記InP層16をSi基板17表面に密着させ、加圧して加熱することにより、InPーSi直接接合により両者を接合する。InPーSi直接接合については、例えばAppl. Phys. Lett. 62(10), 8 March 1993 pp. 1038-1040、或いはIEEEPHOTONICS TECHNOLOGY LETTE RS, VOL 8, NO. 2, FEBRUARY 1996 pp. 173-175、或いはJpn. j. Appl. Phys. Vol. 33 (1994) pp. 4878-4879に詳しい。

【0024】次に、図1cに示すように、選択エッチングによって前記GaAs基板11を除去する。選択エッチングには、アルカリ系のエッチング液、例えばアンモニア水と過酸化水素水の混合液などが用いられる。次に、図1dに示すように、緩衝フッ酸などによって、前記エッチングストップ層12を除去する。

【0025】次に、図1eに示すように、前記nコンタクト層13上に設けられたレジスト層等をマスクとし、ドライエッチング法により、前記面発光レーザエピタキシャル層14をメサ状にエッチングして、柱状部3を形成する。前記レジスト層の形成方法は、nコンタクト層13表面に塗布されたフォトレジストをフォトリソグラフィー法によりパターニングして、所定のパターンのレジスト層を形成する。また、ドライエッチングには、通常、エッチングガスとして塩素又は塩素系ガス(塩化水10素、SiC14、BC13)を用いた反応性イオンビームエッチング法が用いられる。

【0026】次に、図1fに示すように、前記柱状部3及びその周囲を覆うレジスト層を形成し、このレジスト層をマスクとして、ドライエッチング法により、残りの面発光レーザエピタキシャル層14をエッチングし、前記pコンタクト層15が露出するコンタクトホール4を形成する。レジスト層の形成方法及びドライエッチング法は、前記図1eと同様である。

【0027】次に、図1gに示すように、前記柱状部3 20 の周囲にポリイミド絶縁層5を形成する。ここでは、感 光性ポリイミド前駆体を表面にスピンコートした後、フ オトリソグラフィー法で柱状部3の上面とコンタクトホ ール4の底面、つまりpコンタクト層15の上面を露出 し、これを窒素雰囲気で加熱処理(400℃)してポリ イミド樹脂に変質させる。これにより、前記柱状部3の 周囲に埋め込むように絶縁層5が形成される。

【0028】次に、図1hに示すように、前記柱状部3の上面のnコンタクト層13にリング状のカソード電極6を形成し、前記コンタクトホール4内のpコンタクト層15にアノード電極7を形成し、これにより前記面発光レーザエピタキシャル層14の柱状部3に前記pinダイオードからなる面発光レーザ素子2が形成される。なお、前記カソード電極6はAuGe合金、アノード電極7はAuZn合金とした。

【0029】次に、図1iに示すように、前記Si基板17を異方性エッチングして、前記図10の凹部に嵌合する形態のSi製ブロック1を形成する。これにより、面発光レーザ素子2が上面に形成されたSi製ブロック1からなる実装用微小構造体が完成される。なお、この実施形態では、異方性エッチングによりSi製ブロック1が分割される以前にプローバによる面発光レーザ素子2の検査を行う。そのとき、本実施形態では、Si基板17の上面にカソード電極6とアノード電極7とが共に形成されているため、プローバを使った検査を行い易い。なお、Si製ブロック1は、上方形面より下方形面が小さく、側面が台形なものである。

【0030】このように、本実施形態の実装用微小構造体では、Si製プロック1の上面に面発光レーザ素子2などの化合物半導体素子が設けられているため、Si製 50 プロック1をSi異方性エッチングで形成すれば、形態

精度が高く、基板等の基体をSi製とし、その上面に形 成する凹部をSi異方性エッチングで形成すれば、当該 凹部の形態精度も高くなるので、前記Si製ブロック1 が凹部に嵌合したときの嵌合精度が高くなり、当該Si 製ブロック1上面の化合物半導体の実装位置精度を高め ることができる。本実施例では化合物半導体-Si直接 接合の一例としてInP-Si直接接合を挙げたが、G aAs-Si直接接合で行うこともできる。ただしGa As-Si直接接合の場合、接合面での原子のマイグレ ーションが In Pに比べ少ないため、より高温での熱処 10 理が必要となる。

【0031】次に、本発明の実装用微小構造体の第2実 施形態について、図2を用いて説明する。この実施形態 は、例えば前記第1実施形態のSi製ブロック1と化合 物半導体素子である面発光レーザ素子2とを金属膜によ って接合したものである。図2 a は、前記第1実施形態 と同様にして形成されたGaAs基板11、エッチング ストップ層12、 nコンタクト層13、面発光レーザエ ピタキシャル層14、pコンタクト層15である。第1 実施形態と違って、InP層16はない。

【0032】このエピタキシャル層14に対して、図2 bに示すように、前記pコンタクトの上面にGaAs層 18を形成する。このGaAs層18は、エピタキシー の一環として容易に形成できる。 次に、図2cに示す ように、Si基板17の上面にPd膜19を形成する。. このPd膜19はスパッタ法、真空蒸着法、メッキ法等 によって形成される。

【0033】次に、図2dに示すように、前記図2bの 面発光レーザエピタキシャル層14を逆向きにしてSi 基板17に重合し、前記GaAs層18を、水を介して 前記Si基板17上面のPd膜19に密着させ、加圧し て加熱することにより、図2eに示すように面発光レー ザエピタキシャル層14とSi基板17とを接合する。 このようなGaAs-Pd金属膜介装接合は、例えばAp pl. Phys. Lett. 59 (24), 9 December 1991 pp. 3159-3 161 に詳しい。

【0034】このような金属膜介装接合には、他にAu を用いるものもある。即ち、前記pコンタクト層15の 上面と、Si基板17の上面とにAu層を設け、面発光 レーザエピタキシャル層14を逆向きにしてSi基板1 7に重合し、Au層同士を密着させ、加圧して加熱する ことにより、面発光レーザエピタキシャル層14とSi 基板17とを接合する。このようなAu金属膜介装接合 は、例えばAppl. Phys. Lett. 60 (7), February 1992 pp. 886-888に詳しい。

【0035】また、半田を用いて、面発光レーザエピタ キシャル層14とSi基板17とを接合する方法もあ る。In材を半田に用いれば、面発光レーザエピタキシ ャル層14もSi基板17も無処理で接合することがで

i 製ブロック1の形成は、前記第1実施形態の図1d~ 図1iと同様である。

10

【0036】次に、本発明の実装用微小構造体の第3実 施形態について、図3を用いて説明する。この実施形態 は、例えば前記第1実施形態のSi製ブロック1と化合 物半導体素子である面発光レーザ素子2とを樹脂、つま り接着剤によって接合したものである。図3aは、前記 第1実施形態と同様にして形成されたGaAs基板1 1、エッチングストップ層12、nコンタクト層13、 面発光レーザエピタキシャル層14、pコンタクト層1 5である。第1実施形態と違って、InP層16はな

【0037】このエピタキシャル層14に対して、図3 bに示すように、前記Si基板17の上面に樹脂製接着 剤20を添加し、前記図3aの面発光レーザエピタキシ ャル層14を逆向きにしてSi基板17に重合し、やや 加圧して、図3 c に示すように面発光レーザエピタキシ ヤル層14とSi基板17とを接合する。前記樹脂製接 着剤20としてはポリイミド樹脂等が挙げられる。

【0038】この面発光レーザエピタキシャル層14と Si基板17との接合方法は非常に簡易であり、合わせ て例えばSi基板17上が、平滑でなくても問題がな い。なお、この後の面発光レーザ素子2の製造及びSi 製プロック1の形成は、前記第1実施形態の図1d~図 1 i と同様である。次に、本発明の実装用微小構造体の 第4実施形態について図4を用いて説明する。この実施 形態では、Si製ブロック1の上面に設けられた前記面 発光レーザ素子2などの化合物半導体素子に加えて、S i 製ブロック1自体にも素子8を形成したものである。 このようにすれば、複数の素子をスタック状に実装した ことになるので、実装密度を更に高めることが可能とな

【0039】なお、このようにSi製プロック1自体に も素子8を形成する場合には、例えばSi製ブロック1 の下面に、前記化合物半導体素子と共通の電極を設けれ ば、電極数が少なくなり、構成の容易化や低コスト化を 図ることができる。次に、本発明の実装用微小構造体の 第5実施形態について図5を用いて説明する。この実施 形態では、化合物半導体素子としてSi製ブロック1の 40 上面に設けられた面発光レーザ素子2の直下に、当該S i製ブロック1自体に設けられた素子として、フォトダ イオード8を配置したものである。つまり、面発光レー ザ素子2とフォトダイオード8とは互いに重合又は対向 する位置に配置されている。そのため、この実施形態で は、前記面発光レーザ素子2の発光状態をフォトダイオ ード8でモニタすることが可能となる。

【0040】次に、本発明の実装用微小構造体の第6実 施形態について図6を用いて説明する。この実施形態で は、化合物半導体素子としてSi製プロック1の上面に きる。なお、この後の面発光レーザ素子2の製造及びS 50 設けられた面発光レーザ素子2と、当該Si製プロック

1自体に設けられた素子であるフォトダイオード8とを 互いにずらして配置したものである。そのため、この実 施形態では、同図に二点鎖線で示すように、もう一つの 実装用微小構造体と互いに逆向きに対向するように基板 等の基体を配置すれば、互いの面発光レーザ素子2が互 いのフォトダイオード8に対向することになるので、互 いのフォトダイオード8で互いの面発光レーザ素子2の 発光状態をモニタすることができる。

【0041】次に、本発明の実装用微小構造体の第7実 施形態について図7を用いて説明する。この実施形態に おける化合物半導体素子としての面発光レーザ素子2や Si製ブロック1は、前記第1実施形態の図1iに示す ものと同様にInP層16を介して接合してあるが、本 実施形態では、この接合層、即ち In P層 16と面発光 レーザ素子2との間に中間層22を介装し、この中間層 22の内部に、抵抗値が1×10<sup>4</sup> Ω以上の高抵抗層2 3を設けている。この高抵抗層23の抵抗値は、以下の ようにして設定した。例えば、前記化合物半導体素子が 面発光レーザ素子2や図示されない発光ダイオード等で ある場合の駆動電流はmAの単位である。そこで、許容 可能な漏れ電流を0.2mAとすると、Si半導体素子 も化合物半導体素子も駆動電圧は2V程度であるから、 絶縁層の抵抗値は1×10<sup>4</sup> Ω以上であれば、漏れ電流 を0.2mA以下とすることができる。この高抵抗層2 3は、例えば化合物半導体、特にCrとOがドープされ た化合物半導体や、酸化物、特にSi酸化物や、窒化 物、特にSi窒化物や、樹脂等で形成される。このよう に、Si製ブロック1と面発光レーザ素子2、即ち化合 物半導体素子との間に高抵抗層23を介装することによ り、Si製ブロック1自体に個別の素子を形成する場合 に、当該Si製ブロック1自体の素子と化合物半導体素 子とを絶縁して、個別に駆動し易い。なお、前記Si製 ブロック1と化合物半導体素子との接合方法は、前述し た他の接合方法を用いてもよい。また、前記高抵抗層 2 3は、接合層とSi製ブロック1との間に配置してもよ W

【0042】次に、本発明の実装用微小構造体の第8実施形態について図8を用いて説明する。この実施形態における化合物半導体素子としての面発光レーザ素子2やSi製プロック1は、前記第1実施形態の図1iに示す 40ものと同様にInP層16を介して接合してあるが、本実施形態では、この接合層、即ちInP層16と面発光レーザ素子2との間に中間層22を介装し、この中間層22の内部に、電流阻止層24を設けている。この電流阻止層24は、P型半導体とN型半導体とを、PNPか若しくはNPNの順に積層して構成される。この電流阻止層24は、面発光レーザ素子2、即ち化合物半導体素子と、例えば自体に素子が形成されているSi製プロック1との間に、順接続のダイオードと逆接続のダイオードとを直列に接続した回路と等価に作用する。つまり、50

化合物半導体素子とSi製ブロックとの間に、正負どちらの電圧が印加されても、必ず逆接続のダイオードが存在することになるため、電流が流れることがない。そのため、例えばSi製ブロック1自体に個別の素子を形成する場合に、当該Si製ブロック1自体の素子と化合物半導体素子とを絶縁して、個別に駆動し易い。なお、前記Si製ブロック1と化合物半導体素子との接合方法

12

は、前述した他の接合方法を用いてもよい。

【0043】次に、本発明の実装用微小構造体の第9実 施形態について図9を用いて説明する。この実施形態に おける化合物半導体素子としての面発光レーザ素子2や Si製ブロック1、前記第1実施形態の図1 i に示すも のと同様にInP層16を介して接合してあるが、本実 施形態では、この接合層、即ちInP層16と面発光レ ーザ素子2との間に中間層22を介装し、この中間層2 2の内部に、電流阻止層24を設けている。この電流阻 止層24は、前記第8実施形態のPNP配列の電流阻止 層24と等価であるが、本実施形態では、上方、つまり 面発光レーザ側のP型半導体として、前記pコンタクト 屠15を用い、その直下にN型半導体、P型半導体を積 層して、PNP配列の電流阻止層24を形成している。 これは、前記第8実施形態の電流阻止層24と全く同じ 作用をなし、面発光レーザ素子2、即ち化合物半導体素 子と、Si製ブロック1との間で電流が流れることがな い。そのため、例えばSi製ブロック1自体に個別の素 子を形成する場合に、当該Si製ブロック1自体の素子 と化合物半導体素子とを絶縁して、個別に駆動し易い。 また、コンタクト層を半導体として用いることにより、 構成の容易化や低コスト化が可能となる。なお、前記S i 製プロック1と化合物半導体素子との接合方法は、前 述した他の接合方法を用いてもよい。

【0044】なお、前記各実施形態では、微小構造体を、全て上下面が正方形で、側面が台形のものとしたが、微小構造体の形態は、これに限定されるものではなく、例えば上下面が長方形であったり、平行四辺形或いは菱形のようなものであってもよい。また、Si製ブロックの上面に形成される化合物半導体素子は、前記面発光レーザ素子に限定されるものではなく、例えば発光ダイオード等、化合物で構成される半導体素子であれば、どのようなものにも適用可能である。

【0045】次に、本発明の実装用微小構造体の第10 実施形態について、図11及び図12を用いて説明する。この実施形態は、例えば前記第1実施形態のSi製ブロック1と化合物半導体素子である面発光レーザ素子2とをSiO2膜25とAlGaAs層24を介して接合したものである。ここではGaAs基板上で面発光レーザ素子2を形成した後に、Si基板へ接合を行う方法を用いた。図11aは、前記第1実施形態と同様にして形成されたGaAs基板11、エッチングストップ層1502、AlGaAs層24、nコンタクト層13、面発光

レーザエピタキシャル層14、pコンタクト層15であ る。A 1 G a A s 層 2 4 としては、0 < x < 0. 5 の比 較的A1組成の低い材料が適している。ここではA1 0.2Ga0.8Asを用いた。

【0046】次に、図11bに示すように、前記pコン タクト層15上に設けられたレジスト層等をマスクと し、ドライエッチング法により、前記面発光レーザエピ タキシャル層14をメサ状にエッチングして、柱状部3 を形成する。前記レジスト層の形成方法は、pコンタク ト層15表面に塗布されたフォトレジストをフォトリソ 10 グラフィー法によりパターニングして、所定のパターン のレジスト層を形成する。また、ドライエッチングに は、通常、エッチングガスとして塩素又は塩素系ガス (塩化水素、SiC14、BC13)を用いた反応性イ オンビームエッチング法が用いられる。

【0047】次に、図11cに示すように、前記柱状部 3及びその周囲を覆うレジスト層を形成し、このレジス ト層をマスクとして、ドライエッチング法により、残り の面発光レーザエピタキシャル層14をエッチングし、 前記nコンタクト層13が露出するコンタクトホール4 を形成する。レジスト層の形成方法及びドライエッチン グ法は、前記図11bと同様である。

【0048】次に、図11dに示すように、前記柱状部 3の周囲にポリイミド絶縁層5を形成する。ここでは、 感光性ポリイミド前駆体を表面にスピンコートした後、 フォトリソグラフィー法で柱状部3の上面とコンタクト ホール4の底面、つまりnコンタクト層13の上面を露 出し、これを窒素雰囲気で加熱処理(400℃)してポ リイミド樹脂に変質させる。これにより、前記柱状部3 の周囲に埋め込むように絶縁層5が形成される。

【0049】次に、図11eに示すように、前記柱状部 3の上面のpコンタクト層15にリング状のアノード電 極7を形成し、前記コンタクトホール4内のnコンタク ト層13にカソード電極6を形成し、これにより前記面 発光レーザエピタキシャル層14の柱状部3に前記pi nダイオードからなる面発光レーザ素子2が形成され る。なお、前記カソード電極6はAuGe合金、アノー ド電極7はAuZn合金とした。

【0050】次に、図11fに示すように、GaAs基 板11上に形成された面発光レーザ素子2を接着剤26 を介して保持基板27に貼り付けてから、選択エッチン グによって前記GaAs基板11を除去する。選択エッ チングには、アルカリ系のエッチング液、例えばアンモ ニア水と過酸化水素水の混合液などが用いられる。エッ チングストップ層12はこれらのエッチング液に対して エッチングレートが極めて小さいため、GaAs基板1 1のみをエッチングすることができる。ここでは保持基 板27としてガラスを用いたが、フィルムのような柔軟 性のある膜を用いることもできる。

衝フッ酸などによって、前記エッチングストップ層12 を除去してAIGaAs層24を露出させた後、表面に SiO2膜25を形成したSi基板17と重ね合わせ圧 着する。このとき少なくとも一方の表面に0.1~3. 0%の希釈フッ酸溶液を塗布するとよい。またこの状態 で加圧しながら70~300度の熱を加えることが望ま しい。

14

【0052】そして最後に、図11iに示すように、接 着剤26と保持基板27を除去し、前記Si基板17を 異方性エッチングして、前記図10の凹部に嵌合する形 態のSi製ブロック1を形成する。これにより、面発光 レーザ素子2が上面に形成されたSi製ブロック1から なる実装用微小構造体が完成される。

【0053】以下、本発明の光伝送装置の2つの実施形 · 態について説明する。図13は、本発明の光伝送装置の 第1実施形態である積層ICチップ間の光インターコネ クション装置の概略構成図であり、ここでは、CPUや DRAM等のICチップ (LSI) 1001a~100 1 c を三層積層している。この実施形態では、図示する 最下層のICチップ1cの発光素子1002aの光を中 層及び最上層の I C チップ 1 0 0 1 b、 1 0 0 1 a の受 光素子1003aで受光し、最上層のICチップ100 1aの発光素子1002bの光を中層及び最下層のIC チップ1001b、1001cの受光素子3bで受光す るように構成されている。そのため、一方の発光素子1 002aは他方の発光素子1002bと発光波長が異な り、また一方の受光素子1003bは他方の受光素子1 003bと感受する受光波長帯域が異なる。なお、この 実施形態では、各ICチップ1001a~1001cの 30 基板(基体) 1004 a~1004 c及び微小構造体 1 007a~1008bをSiで作製した。そのため、各 発光素子の光として1.0μm以上、好ましくは1.1  $\mu$  m以上の波長を選んでいる。 $Si ld 1.0 \mu$  mの波長 に対して約100cm<sup>-1</sup>と吸収係数が大きく、相応の損 失がある。一方、波長が1.1μm以上では、吸収係数 は $10 \text{ cm}^{-1}$ 以下と小さい。そこで、本実施形態では、 各発光素子の光の波長を1.0 μm以上、好ましくは 1. 1μm以上とした。この波長の光ならば、Siを容 易に透過することができるため、対向する受発光素子間 の光信号の伝達が良好にできる。勿論、後述する接着層 1021も、この波長帯域の光に対して透明である。

【0054】前記各ICチップ1001a~1001c の各基板1004a~1004cのうち、前記各発光素 子1002a、1002b及び受光素子1003a、1 003bを実装すべき部位には、凹部1005b (10 05a)、1006a(1006b)が形成されてい る。各凹部1005b、1006aは、上方形面より下 方形面が小さく、且つ側面が台形状の凹部である。これ らの凹部1005b、1006aは、Siを異方性エッ 【0051】次に、図11gに示すように、つづいて緩 50 チングすることによって、特に側面の傾きなど、極めて 精度よく、形成することができる。なお、少なくとも同じ基板1004a上の発光素子用凹部1005bと受光素子用凹部1006aとは、大きさ等の形態が異なる。また、本実施形態では、図13に示すように、その他の凹部、例えば中層のICチップ1001bの基板1004bの受光素子用凹部1006a、1006b同士も、最下層のICチップ1001cの基板1004cの受光素子用凹部1005aとも大きさ等の形態が異なっている。つまり、例えば1006aや1006bのように、同じ符号を付している凹部同士は大きさ等の形態が同じであるが、符号の異なる凹部は大きさ等の形態が同じであるが、符号の異なる凹部は大きさ等の形態が同じであるが、符号の異なるのであるが、異なる機能の素子用の凹部は形態が関なるのである。

【0055】次に、本発明の光伝送装置を波長多重型光インターコネクション装置に適用した第2実施形態を示す。波長多重型光インターコネクション装置は、例えば図14のように構成される。この例は、例えば特開平11-289317号公報に記載されるものと同等であり、波長の異なる複数の発光素子2が実装されている発光素子アレイ1112、光導波路となる光ファイバ1110と、前記発光素子1002の夫々の波長の光を抽出するフィルタ素子1022が実装されているフィルタアレイ1112と、このフィルタアレイ1112で抽出された各波長の光を受光する受光素子1003が実装されている受光素子アレイ1113とで構成される。なお、図では、理解を容易にするために、各構成要素を分離しているが、実質的に各構成要素は、光学的に直接接合されている。

#### [0056]

【発明の効果】以上説明したように、本発明のうち請求項1に係る実装用微小構造体は、基体上面の凹部に嵌合する形態のSi製ブロックの上面に化合物半導体素子を形成する構成としたため、異方性エッチングによって、前記Si製ブロックの形態精度を高めることができ、このSi製ブロックが、形態精度の高い凹部に嵌合して、化合物半導体素子の実装位置精度が高まる。

【0057】また、本発明のうち請求項2に係る実装用 微小構造体によれば、Si製ブロックと化合物半導体素 子とを直接接合で接合する構成としたため、請求項1に 係る実装用微小構造体を実用化し易い。また、本発明の うち請求項3に係る実装用微小構造体によれば、Si製 ブロックと化合物半導体素子とをInP-Si直接接合 で接合する構成としたため、請求項1に係る実装用微小 構造体を実用化し易い。また、本発明のうち請求項4に 係る実装用微小構造体によれば、Si製プロックと化合物半導体素子とをGaAs-Si直接接合で接合する構成としたため、請求項1に係る実装用微小構造体を実用 化し易い。 【0058】また、本発明のうち請求項5に係る実装用 微小構造体によれば、Si製ブロックと化合物半導体素 子とを金属膜を介して接合する構成としたため、請求項 1に係る実装用微小構造体を実用化し易い。また、本発 明のうち請求項6に係る実装用微小構造体によれば、S i製ブロックと化合物半導体素子とを半田を介して接合 する構成としたため、請求項1に係る実装用微小構造体 を実用化し易い。また、本発明のうち請求項7に係る実 装用微小構造体によれば、Si製ブロックと化合物半導 技用微小構造体によれば、Si製ブロックと化合物半導 体素子とを樹脂を介して接合する構成としたため、請求 項1に係る実装用微小構造体を実用化し易いと共に、前 記樹脂が、化合物半導体素子とSi製ブロックとの間の 絶縁層となる。

16

【0059】また、本発明のうち請求項8に係る実装用 微小構造体によれば、Si製プロックと化合物半導体素 子とをSiO2膜を介して接合する構成としたため、請 求項1に係る実装用微小構造体を実用化し易い。また、 本発明のうち請求項9に係る実装用微小構造体によれ ば、Si製プロックと化合物半導体素子とをSiO2膜 20 とA1GaAs層を介して接合する構成としたため、請 求項1に係る実装用微小構造体を実用化し易い。

【0060】また、本発明のうち請求項10に係る実装用微小構造体によれば、化合物半導体素子を、一つのSi製ブロックに対して複数形成する構成としたため、より高密度な実装が可能となる。また、本発明のうち請求項11に係る実装用微小構造体によれば、Si製ブロック自体に、個別の素子を形成する構成としたため、単に基体上に化合物半導体素子を実装するだけでなく、単一の実装用微小構造体により複数の機能を得て、更なる高30密度実装が可能となる。

【0061】また、本発明のうち請求項12に係る実装用微小構造体によれば、Si製プロック自体に形成された個別の素子が、前記化合物半導体素子と互いに重合又は対向する位置に配置されるように構成したため、例えば化合物半導体素子が発光素子で、Si製プロック自体に形成された個別の素子が受光素子である場合には、発光素子の発光状態を受光素子でモニタすることができる。

【0062】また、本発明のうち請求項13に係る実装用微小構造体によれば、Si製プロック自体に形成された個別の素子は、前記化合物半導体素子と互いにずれた位置に配置されるように構成したため、例えば化合物半導体素子が発光素子で、Si製プロック自体に形成された個別の素子が受光素子である場合に、二つの実装用微小構造体が逆向きに対向するように基体を配置すれば、互いの発光素子の発光状態を、互いの受光素子でモニタすることができる。

【0063】また、本発明のうち請求項14に係る実装 用微小構造体によれば、化合物半導体素子用の全ての電 50 極を、Si製プロックの上面に形成する構成としたた 17

め、化合物半導体素子の検査を行い易く、またSi製ブ ロック自体に個別の素子を形成する場合には、当該Si 製プロック自体の素子と化合物半導体素子とを個別に駆 動し易い。

【0064】また、本発明のうち請求項15に係る実装 用微小構造体によれば、化合物半導体素子用の何れかの 電極を、Si製プロック用の電極と共通化する構成とし たため、電極数を低減して、構成の容易化や低コスト化 を図ることができる。また、本発明のうち請求項16に 係る実装用微小構造体によれば、Si製プロックの上面 10 示す製造説明図である。 に形成された化合物半導体素子用の電極と当該Si製プ ロックとの間に、抵抗値が1×10<sup>4</sup> Ω以上の高抵抗層 を設ける構成としたため、Si製ブロック自体に個別の 素子を形成する場合に、当該Si製ブロック自体の素子 と化合物半導体素子とを絶縁して、個別に駆動し易い。 【0065】また、本発明のうち請求項17に係る実装 用微小構造体によれば、高抵抗層を化合物半導体で構成 したため、請求項16に係る実装用微小構造体を実用化 し易い。また、本発明のうち請求項18に係る実装用微 小構造体によれば、高抵抗層を、CrとOがドープされ 20 示す構成図である。 た化合物半導体で構成したため、請求項16に係る実装 用微小構造体を実用化し易い。

【0066】また、本発明のうち請求項19に係る実装 用微小構造体によれば、高抵抗層を酸化物で構成したた め、例えばSi製ブロックを酸化して、容易に髙抵抗層 を形成することができ、請求項16に係る実装用微小構 造体を実用化し易い。また、本発明のうち請求項20に 係る実装用微小構造体によれば、高抵抗層を窒化物で構 成したため、例えばSi製ブロックを窒化して、容易に 高抵抗層を形成することができ、請求項16に係る実装 30 用微小構造体を実用化し易い。

【0067】また、本発明のうち請求項21に係る実装 用微小構造体によれば、高抵抗層を樹脂で構成したた め、請求項16に係る実装用微小構造体を実用化し易 い。また、本発明のうち請求項22に係る実装用微小構 造体によれば、Si製ブロックの上面に形成された化合 物半導体素子用の電極と当該Si製ブロックとの間に、 PN接合による電流阻止層を設ける構成としたため、S i 製プロック自体に個別の素子を形成する場合に、当該 Si製ブロック自体の素子と化合物半導体素子とを絶縁 40 8はフォトダイオード (素子) して、個別に駆動し易いと共に、Si製プロックを半導 体処理して容易に電流阻止層を形成することが可能とな る。

【0068】また、本発明のうち請求項23に係る実装 用微小構造体によれば、P型半導体及びN型半導体の層 をPNP又はNPNの順に積層して電流阻止層を構成し たため、Si製プロックに対する半導体処理により容易 に電流阻止層を形成することができる。また、本発明の うち請求項24に係る実装用微小構造体によれば、電流 阻止層を構成するP型半導体又はN型半導体として、S 50 20は樹脂製接着剤(樹脂)

i製プロック直近のコンタクト層を用いることとしたた め、電流阻止層の形成がより一層容易になると共に、構 成の容易化や低コスト化が可能となる。

#### 【図面の簡単な説明】

本発明の実装用微小構造体の第1実施形態を 示す製造説明図である。

【図2】 本発明の実装用微小構造体の第2実施形態を 示す製造説明図である。

【図3】 本発明の実装用微小構造体の第3実施形態を

【図4】 本発明の実装用微小構造体の第4実施形態を 示す概略構成図である。

【図5】 本発明の実装用微小構造体の第5実施形態を 示す概略構成図である。

【図6】 本発明の実装用微小構造体の第6実施形態を 示す概略構成図である。

【図7】 本発明の実装用微小構造体の第7実施形態を 示す構成図である。

【図8】 本発明の実装用微小構造体の第8実施形態を

【図9】 本発明の実装用微小構造体の第9実施形態を 示す構成図である。

【図10】 素子実装技術の説明図である。

【図11】 本発明の実装用微小構造体の第10実施形 態を示す製造説明図である。

【図12】 本発明の実装用微小構造体の第10実施形 態を示す製造説明図である。

【図13】 本発明の光伝送装置の第1実施形態を示す 概略構成図である。

【図14】 本発明の光伝送装置の第2実施形態を示す 概略構成図である。

#### 【符号の説明】

1はSi製ブロック

2は面発光レーザ素子(化合物半導体素子)

3は柱状部

4 はコンタクトホール

5 は絶縁部

6 はカソード電極

7はアノード電極

11はGaAs基板

12はエッチングストップ層

13はnコンタクト層

14は面発光レーザエピタキシャル層

15はpコンタクト層

16はInP層

17はSi基板

18はGaAs層


19はPd膜(金属膜)


18


- 22は中間層
- 23は高抵抗層
- 24は電流阻止層

25はA1GaAs層 26はSiO2層 20

27は保持基板







フロントページの続き

H 0 1 S 5/022

(51) Int. Cl. <sup>7</sup>

識別記号

F I H O 1 L 31/02 テーマコード(参考)

 $\mathbf{B}$ 

F ターム(参考) 5F073 AA65 AA74 AB15 AB17 DA34
DA35 FA04 FA13 FA16 FA21

5F088 BA16 BB01 EA07 EA09 EA11 GA04 KA02 KA08

GAU4 NAUZ NAUS

5F089 AA01 AB03 AC10 AC18 FA06